台积电技术论坛聚焦先进制程与系统整合布局。 台积电业务开发组织先进技术业务开发资深处长袁立本指出，AI与HPC应用正加速推动先进逻辑制程演进，台积电除持续扩充2纳米平台，也同步强化CoWoS、SoIC与COUPE光互连技术，让技术平台从单纯制程微缩，进一步迈向系统级整合。袁立本表示，AI与新兴应用持续往先进制程移动，未来不只需要更快、更省电的晶体管，也需要封装、内存、供电与光互连同步升级。 台积电2纳米家族已建立N2、N2P、N2X与最新推出的N2U技术组合，并搭配A16背面供电技术，满足客户多样化需求。
关键字：
AI
HPC
COUPE
光互连
核心要点I/O 与通道修复能力，正成为提升良率的关键。系统级测试可发现边缘缺陷、罕见故障（如静默数据损坏）。新思科技（Synopsys）与台积电（TSMC）联合开发多芯片测试样片，支持芯片全生命周期的测试、监控、调试与修复。AI 芯片中加速器的普及，正深刻影响测试流程：测试插入点增多、分析更深入、设备全生命周期监控需求上升。AI 加速器是定制软硬件平台，专为加速神经网络、机器学习、生成式 AI 并行计算而设计。这类多芯粒模块为自动驾驶、机器人、芯片自适应测试等应用提供实时算力。可测试性设计（DFT）技术正
关键字：
新思科技
Synopsys
台积电
TSMC
AI加速器
在本周台积电欧洲OIP论坛上，Alchip和Ayar Labs展示了基于台积电COUPE平台的全集成、封装内光I/O引擎，实现了下一代AI加速器的光学连接。该方案结合了Ayar的硅光子TeraPHY IC与Alchip的电气接口芯片及可拆卸光纤连接器，每台加速器可提供高达100 Tb/s的带宽，并通过业界标准的UCIe接口与其他芯片连接。该解决方案面向需要光连接但无法从零构建自身光子系统的硬件开发者。当台积电于2024年推出紧凑通用光子引擎（COUPE）框架时，公司主要瞄准了像AMD或英伟达这样能够自行制
关键字：
TSMC COUPE
光互联方案
硅光子学
AI 芯片互联
关于网红半导体工艺公司Substrate，Semianalysis给出了基于所谓内部资料的分析报告，我们一起来看看他们的工艺是否能颠覆ASML和台积电？
关键字：
Substrate
ASML
TSMC
叶俊显代表国发基金加入台积电董事会。 他17日以TSMC+1五个要素的模型，解析台积电的成功关键，将该公司与中国台湾经济发展体系紧扣，并强调在政策配合下，台积电的企业优势可继续维持至少五至十年。叶俊显以TSMC+1五要素，进一步加以解释。 他说，T是信任（trust），台积电受到客户的信任，最大原因是不做自己的品牌，所有的品牌都是客户，而且可以定制化; S是系统（system），一个是教育系统，一个是生态系统; M就是人，中国台湾人才，还包括台积电创办人张忠谋，他也为台积电立定了一个「只做制程」的明确方向
关键字：
台积电
TSMC+1
据悉，英特尔下一代客户端 CPU 旗舰产品 Nova Lake-S 已在台积电位于台湾的晶圆厂流片。我们之前根据传闻推测，英特尔将采用自家内部的 18A 工艺，并依靠台积电的 2nm 量产技术。但根据 SemiAccurate 的报道，英特尔已经在台积电的 N2 工艺上流片了一个计算模块，这意味着 Nova Lake-S 的计算模块很可能会同时使用 18A 和台积电的 N2 工艺。英特尔做出这一决定的一个可能原因是，如果 18A 工艺无法交付，或者如果预计需求过高而无法满足内部生产能力，英特尔正在构建可靠
关键字：
Intel
Nova Lake-S
TSMC
N2工艺
流片
全球人工智能革命正在推动对先进半导体的空前需求，没有哪家公司比台积电更有能力利用这一趋势。作为全球最大的专营代工厂，台积电在用于 AI 系统、云基础设施和自动驾驶技术的尖端芯片生产方面占据主导地位。与 NVIDIA 或 AMD 等直接在软件和硬件生态系统中竞争的芯片设计商不同，台积电作为硅片的中立制造商，使其与竞争动态隔绝，使其成为 AI 领域所有主要参与者的关键供应商。这一战略优势，加上其行业领先的制造能力和有吸引力的估值，使台积电成为一项引人注目的长期投资。代工
关键字：
TSMC
AI
芯片
台湾积体电路制造有限公司TSM（也称为 TSMC）正在积极扩大其全球制造足迹。2025 年 3 月，它宣布在美国进行 1000 亿美元的新投资，将其在美国的计划总支出提高到 1650 亿美元。这包括五个晶圆厂，两个先进的封装工厂和一个主要的研发中心。这是芯片历史上最雄心勃勃的扩张之一。美国第一家晶圆厂的建设已经完成，并且正在加快批量生产，以满足飙升的 AI 需求。今年晚些时候还有两家晶圆厂正在筹备中，正在等待许可，其余设施将根据客户需求采用先进节点。除了在美国扩张外，台积电还在日本和德国扩大了其晶圆厂。它
关键字：
TSMC
先进封装被广泛认为是扩展和超越摩尔定律的关键技术途径。面对芯片扩展的物理限制和工艺节点小型化步伐的放缓，先进封装通过系统级封装 （SiP）、异构集成和高密度互连实现计算性能和能效的持续改进。台积电的技术论坛即将举行，据外媒报道，预计台积电将在活动中讨论 CoPoS 的技术概念。这将与 2025 Touch Taiwan 技术论坛同时进行，产生协同效应。SemiVision Research 将对 CoPoS 技术进行深入讨论，并分析台湾和全球供应链格局。由于这种封装技术与基于面板的工艺密切相关，台湾面板制
关键字：
先进封装
TSMC
FOPLP
CoPoS
TSMC 展示了用于 AI 的集成稳压器 （IVR），其垂直功率密度是分立设计的五倍。最新的 AI 数据中心芯片需要 1000A 的电流，下一代芯片需要 2000A 或千瓦的功率。提供此类电流的一种关键方法是使用垂直功率传输，并将功率馈送到 AI 芯片的背面。TSMC 开发的 IVR 使用基于 16nm 工艺技术的电源管理 IC （PMIC），该 ICS 集成了 2.5nH 或 5nH 的“超薄”电感器与硅通孔 （TSV）。该 PMIC 将具有陶瓷层来构建电感器，PMIC 将位于衬底上，与使用 TSMC
关键字：
TSMC
AI
kW
集成稳压器
在该公司的北美技术研讨会上，台积电业务发展和海外运营办公室高级副总裁兼联合首席运营官 Kevin Zhang 称其为“最后也是最好的 finfet 节点”。台积电的策略是开发 N3 工艺的多种变体，创建一个全面的、可定制的硅资源。“我们的目标是让集成芯片性能成为一个平台，”Zhang 说。 截至目前，可用或计划中 N3 变体是：N3B：基准 3nm 工艺。N3E：成本优化的版本，具有更少的 EUV 层数，并且没有 EUV 双重图形。它的逻辑密度低于 N3，但具有更好的良率。N3P：N3E 的增强版本，在相
关键字：
FINFET
TSMC
Avicena 将与台积电合作，为 Avicena 革命性的基于 LightBundle microLED 的互连优化光电探测器 （PD） 阵列。LightBundle 互连支持超过 1 Tbps/mm 的海岸线密度，并以一流的 sub-pJ/bit 能效将超高密度晶粒到晶粒 （D2D） 连接扩展到 10 米以上。这将使 AI 纵向扩展网络能够支持跨多个机架的大型 GPU 集群，消除当前铜互连的覆盖范围限制，同时大幅降低功耗。日益复杂的 AI 模型推动了对计算和内存性能的需求空前激增，需要具有更高密度、更
关键字：
Avicena
TSMC
I/O互连
光电探测器阵列
一位消息人士告诉《日经新闻》（Nikkei），决定生产“应该从稍小的方形开始，而不是在早期试验中从更雄心勃勃的大方形开始。用化学品均匀地涂覆整个基材尤其具有挑战性。首次生产将于 2017 年在桃园市试行。据报道，日月光科技最初表示正在建造一条使用 600 x 600 毫米基板的 PLP 生产线，但在听说台积电的决定后，决定在高雄建造另一条使用 310x310 毫米基板的试点生产线。PLP 技术由 Fraunhofer 于 2016 年推出，当时它与 17 个合作伙伴成立了面板级封装联盟 （PLC）。
关键字：
TSMC
衬底
PLP
上个月台积电（TSMC）宣布，有意增加1000亿美元投资于美国先进半导体制造，扩大投资计划包括了三座新建晶圆厂、两座先进封装设施、以及一间主要的研发团队中心。台积电在美国亚利桑那州凤凰城的晶圆厂名为Fab
21，前后花了大概五年时间才完成第一间晶圆厂。不过随着项目的推进，台积电在当地的设施建造速度变得更快。据TrendForce报道，台积电打算将FOPLP封装技术带入美国，以满足当地客户日益增长的需求。台积电正在确定FOPLP封装的最终规格，以加快大规模生产的时间表。初代产品预计采用300mm
x
关键字：
台积电
TSMC
FOPLP
封装技术
美国
半导体
晶圆
去年末有报道称，小米即将迎来了自己的SoC，已完成了其首款3nm自研芯片的流片工作，剩下唯一的步骤就是与代工合作伙伴确定订单，批量生产自己设计的芯片。小米曾在2017年推出了澎湃S1，搭载于小米5c，对SoC并不陌生。据Wccftech报道，虽然中国大陆的芯片设计公司或许不能采用台积电（TSMC）最新的制造工艺，但最新消息指出，相关的管制措施暂时没有影响到小米，该款SoC有望在今年晚些时候推出。不过与之前的消息有些不同，小米的自研芯片采用的并非3nm工艺，而是4nm工艺，具体来说是N4P。小米的SoC在C
关键字：
小米
SoC
3nm
自研芯片
台积电
TSMC
台积电（TSMC）在去年12月已经对2nm工艺进行了试产，良品率超过了60%，大大超过了预期。目前台积电有两家位于中国台湾的晶圆厂专注在2nm工艺，分别是北部的宝山工厂，还有南部的高雄工厂，已经进入小规模评估阶段，初期产能同样是月产量5000片晶圆。据Wccftech报道，最新消息称，台积电将从2025年4月1日起开始接受2nm订单，苹果大概率会是首个客户。传闻苹果计划采用2nm工艺制造A20，用于2026年下半年发布的iPhone 18系列智能手机上。除了苹果以为，AMD、英特尔、博通和AWS等都准备排
关键字：
台积电
2nm
首批芯片
TSMC
苹果
A20
iPhone 18
英伟达 在 GTC 2025 大会上宣布推出 Spectrum-X Photonics 和
Quantum-X Photonics 网络交换器平台，采用硅光子（silicon photonics）技术。
新的平台将每个端口的数据传输速度提升至1.6 Tb/s，总传输能力达400 Tb/s，使数百万颗GPU能无缝协作运行。 英伟达
表示，与传统网络解决方案相比，新交换器提供更高带宽、更低功耗损失及更高可靠性。据悉，Spectrum-X Photonics Ethernet 和 Quantum-X
关键字：
英伟达
硅光子
网络交换器
台积电
COUPE
封装技术
上周在 IEEE 国际固态电路会议 （ISSCC） 上，先进芯片制造领域最大的两个竞争对手 Intel 和 TSMC 详细介绍了使用其最新技术 Intel 18a 和 TSMC N2 构建的关键内存电路 SRAM 的功能.多年来，芯片制造商不断缩小电路规模的能力有所放缓，但缩小 SRAM 尤其困难，因为 SRAM 由大型存储单元阵列和支持电路组成。两家公司最密集封装的 SRAM 模块使用 0.02
关键字：
纳米晶体管
SRAM
英特尔
Synopsys
TSMC
内存密度
2月25日消息，苹果记者Mark Gurman透露，苹果计划在未来将5G调制解调器集成到设备的主芯片组中，这意味着未来不会再有A18芯片组与独立的C1调制解调器，而是两者合二为一，不过这一成果需要几年时间才能实现。据悉，苹果自研5G基带芯片由iPhone 16e首发搭载，该机同时还搭载了A18芯片，支持Apple智能。报道显示，苹果自研的5G基带芯片C1由台积电（TSMC）代工，其基带调制解调器采用4nm工艺，而接收器则采用了7nm工艺，这种组合是兼顾性能与功耗的解决方案。按照计划，苹果明年将会扩大自研基
关键字：
苹果
A系列芯片
自研
5G基带
高通
台积电
TSMC
台积电本周在旧金山举行的 IEEE 国际电子设备会议 （IEDM） 上介绍了其下一代晶体管技术。N2 或 2 纳米技术是这家半导体代工巨头首次涉足一种新的晶体管架构，称为纳米片(Nanosheet)或全环绕栅极。三星有制造类似设备的工艺，英特尔和台积电都预计在 2025 年生产它们。与台积电目前最先进的工艺 N3（3 纳米）相比，这项新技术可将能效提高 15% 或提高 30%，同时将密度提高 15%。N2是“四年多的劳动成果”，台积电研发和先进技术副总裁Geoffrey Ye
关键字：
TSMC
纳米片晶体管
英特尔
Nanosheet
前一段时间，台积电（TSMC）董事长兼首席执行官魏哲家表示，客户对于2nm的询问多于3nm，看起来更受客户的欢迎，未来五年内台积电有望实现连续、健康的增长。目前看来，2nm不但能复制3nm的成功，甚至有超越的势头，为此台积电加快了2nm产线的建设，并进一步扩大了产能规划。由于台积电在海外还有新修晶圆厂的计划，据相关媒体报道，中国台湾当地的主管部门表示，虽然台积电在美国、欧洲和日本都在建造先进工艺的晶圆厂，但是最先进的半导体生产技术不能转移到海外的生产设施，这受到当地法律的保护，核心技术不能外移，现阶段无法
关键字：
台积电
2nm芯片
半导体
TSMC
台湾半导体制造公司（TSMC）是全球最大的半导体代工企业，以其先进的制造技术而闻名。2024年，TSMC的股价预计将继续上涨，这主要得益于其在人工智能和高性能计算领域的领先地位。随着人工智能技术的迅速发展，对高端AI GPU的需求不断增加，这些GPU几乎全部由TSMC的先进芯片技术提供支持。这使得TSMC在半导体代工服务市场的占有率超过50%，并为其长期增长前景提供了强有力的支撑。此外，TSMC在2024年的收入预计将增长超过20%，这进一步增强了投资者对其股票的信心。这一增长主要得益于其在7纳米和5纳米
关键字：
半导体
TSMC
市场
3nm 时代来临了！Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺（N3E）的 112G 超长距离（112G-ELR）SerDes IP 展示，这是 Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下，FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小，进一步采用系统级封装设计（SiP）。通过结合工艺技术的优势与 Cadence 业界领先的数字信号处理（DSP）SerDes 架构，全新的 112G-ELR
关键字：
Cadence
TSMC
3nm工艺
SerDes IP
近日，在韩国科学技术院（KAIST）的演讲中，三星电子芯片业务负责人Kyung
Kye-hyun表示，三星将在五年内超越竞争对手台积电，在芯片代工领域处于领先地位。除了三星，重回代工领域的英特尔也放言，在2030年之前成为该市场的第二大玩家。代工市场硝烟起，市场地貌又将如何重塑？01三星放言：5年内超越台积电Kyung
Kye-hyun表示，当下台积电在芯片制造方面远远领先于三星。他认为三星需要五年时间才能赶上并超过台积电，尽管两家公司目前都在生产3nm半导体，这些技术的营销名称可能相似，但它们在
关键字：
TSMC
晶圆代工
三星
内容提要：· Cadence 凭借关键的 EDA、云和 IP 创新荣获 TSMC 大奖；· Cadence 是 TSMC 3DFabric 联盟的创始成员之一。 中国上海，2022年12月14日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，其 EDA、IP 和云计算解决方案获得了 TSMC 颁发的六项 Open Innova
关键字：
Cadence
2022 TSMC OIP
楷登电子（美国 Cadence 公司）今日宣布，其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®（PCIe®）5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。Cadence® 解决方案经过充分测试，符合 PCIe 5.0 技术的 32GT/s 全速要求。该合规计划为设计者提供测试程序，用以评估系统级芯片（SoC）设计的 PCIe 5.0 接口是否会按预期运行。 面向 PCIe 5
关键字：
Cadence
TSMC
PCIe 5.0
根据市调机构集邦科技研究显示，全球前十大晶圆代工厂去年第四季产值合计达295.47亿美元，连续十季度创下新高，在产能满载及价格持稳情况下，成长幅度较第三季略收敛。而在半导体产能吃紧情况下，集邦预期今年第一季前十大晶圆代工产值将维持成长态势，主要成长动能是由平均售价上扬带动。集邦指出，全球前十大晶圆代工厂去年第四季产值续创新高，主要有两大因素交互影响，其一是整体产能增幅有限，目前电视、笔电部分零组件缺货情况已趋缓，但包括电源管理IC、WiFi、微控制器（MCU）等成熟制程周边料况供货紧张，使晶圆代工产能持续
关键字：
晶圆代工厂
TSMC
SMIC
据TrendForce研究，2021年第四季前十大晶圆代工业者产值合计达295.5亿美元，季增8.3%，已连续十季创新高，不过成长幅度较第三季略收敛。TrendForce指出，主要有两大因素交互影响，其一是整体产能增幅有限，目前电视、笔电部分零组件缺货情况已趋缓，但仍有部分PMIC、Wi-Fi、MCU等成熟制程周边料况供货紧张，使晶圆代工产能持续满载；其二是平均销售单价上涨，第四季以台积电（TSMC）为首的涨价晶圆陆续产出，各厂也持续调整产品组合提升平均销售单价。而本季排名变动为第十名由晶合集成（Nexc
关键字：
晶圆代工
TrendForce
TSMC
中芯国际
根据最新的股市表现，NVIDIA极有可能在几天内实现市值上超越英特尔，成为半导体圈第二高市值的公司。这个可能性今天就极有可能成为现实。
关键字：
NVIDIA
英特尔
TSMC
股价
市值
在未来三个月内市值老大争夺中，TSMC会长时间力压Intel，NV会接近两大巨头但很难超越。真正变数的关键节点是8月中旬那个最后审判日……
关键字：
NVIDIA
英特尔
TSMC
股价
市值
tsmc coupe介绍
您好，目前还没有人创建词条tsmc coupe!
欢迎您创建该词条，阐述对tsmc coupe的理解，并与今后在此搜索tsmc coupe的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473